niusouti.com
采用LRU替换的Cache存储器，分配给程序的Cache容量一定时，块的大小增大，Cache的命中率将先上升，到一定时候又会逐渐降低。
题目
采用LRU替换的Cache存储器，分配给程序的Cache容量一定时，块的大小增大，Cache的命中率将先上升，到一定时候又会逐渐降低。
相似考题
更多“采用LRU替换的Cache存储器，分配给程序的Cache容量一定”相关问题
-
第1题：
● 以下关于Cache的叙述中，正确的是 （10） 。
（10）
A. 在容量确定的情况下，替换算法的时间复杂度是影响Cache命中率的关键因素
B. Cache的设计思想是在合理的成本下提高命中率
C. Cache的设计目标是容量尽可能与主存容量相等
D. CPU中的Cache容量应大于CPU之外的Cache容量
正确答案：B
-
第2题：
对系统程序员是透明的。
A．系列机各档不同的数据通路宽度、Cache存储器和指令缓冲寄存器
B．系列机各档不同的数据通路宽度、Cache存储器
C．程序状态字、指令缓冲寄存器，Cache存储器
D．虚拟存储器、Cache存储器，程序状态字
正确答案：A
解析：对系统程序员透明的有：系列机各档不同的数据通路宽度、Cache存储器和指令缓冲寄存器。对应用程序员透明的：系列机各档不同的数据通路宽度、虚拟存储器、Cache存储器、程序状态字和指令缓冲寄存器。 -
第3题：
在多级存储系统中，Cache处在CPU和主存之间，解决(55)问题。若Cache和主存的存取时间分别为T1和T2，Cache的命中率为H，则该计算机实际存取时间为(56)。当CPU向存储器执行读操作时，首先访问Cache，若命中，则从Cache中取出指令或数据，否则从主存中取出，送(57)：当CPU向存储器执行写操作时，为了使Cache的内容和主存的内容保持一致，若采用(58)法，则同时写入Cache和主存。由于Cache容量比主存容量小，因此当Cache满时，执行把主存信息向Cache写入，就要淘汰Cache中已有的信息，为了提高Cache的命中率，采用一种(59)替换算法。
A．主存容量扩充
B．主存和CPU速度匹配
C．多个请求源访问主存
D．BIOS存放
正确答案：B
解析：he的主要功能是提供CPU与RAM间的速度匹配问题，存储器效率的计算公式为：HTI+(1-H)T2。为了提高Cache的命中率，我们常采用LRU最近最少使用的替换算法。 -
第4题：
Cache的替换算法中，（ ）算法计数器位数多，实现困难。
A.FIFO B.LFU C.LRU D.RAND
正确答案：C
-
第5题：
下面是主存储器和CAChe的比较，正确的有（）
- A、微机主存储器多数采用半导体动态存储器（DRAM），CAChe采用半导体静态存储器（SRAM）。这两种存储器中的信息均不能长期保留
- B、CPU访问主存储器的速度快于访问CAChe的速度
- C、在配有CAChe的计算机中，CPU每次访问存储器都首先访问CAChe，若欲访问的数据在CAChe中，则访问结束，否则，再访问主存储器，并把有关数据取人CAChe
- D、CAChe容量一般都小于主存储器
正确答案:A,C,D -
第6题：
关于高速缓冲存储器的叙述中，正确的是（）
- A、Cache的容量大于RAM
- B、Cache的运行速度低于RAM
- C、Cache是外存储器
- D、Cache是为了解决CPU与RAM速度不匹配的问题
正确答案:D -
第7题：
对于采用组相联映像、LRU替换算法的cache存储器来说，不影响cache命中率的是（）
- A、增加cache中的块数
- B、增大组的大小
- C、增大主存容量
- D、增大块的大小
正确答案:C -
第8题：
下面是对高速缓冲存储器（CAChe）的描述，正确的有（）
- A、CAChe是位于CPU与主存储器之间，对用户是透明的一种高速小容量存储器
- B、在现代CPU设计技术中，常将CAChe分成一级CAChe和二级CAChe
- C、一级CAChe容量一般较小，二级CAChe的容量相对一级CAChe要大一些
- D、高速缓存中存放的是正在运行的一小段程序和数据
正确答案:A,B,C,D -
第9题：
多选题下面是对高速缓冲存储器（CAChe）的描述，正确的有（）ACAChe是位于CPU与主存储器之间，对用户是透明的一种高速小容量存储器
B在现代CPU设计技术中，常将CAChe分成一级CAChe和二级CAChe
C一级CAChe容量一般较小，二级CAChe的容量相对一级CAChe要大一些
D高速缓存中存放的是正在运行的一小段程序和数据
正确答案： C,B解析： 暂无解析 -
第10题：
问答题假设某计算机的主存地址空间大小为64MB，采用字节编址方式。其cache数据区容量为4KB，采用4路组相联映射方式、LRU替换和回写（write back）策略，块大小为64B。该cache的总容量有多少位？正确答案： C.ache共有64行，每行中有16位标志、1位有效位、1位修改（dirty）位、2位LRU位，以及数据64B。
故总容量为64×（16+1+1+2+64×8）=34048位。解析： 暂无解析 -
第11题：
单选题一般来说，cache的功能（1）。某32位计算机的cache容量为16KB，cache块的大小为16B，若主存与cache的地址映射采用直接映像方式，则主存地址为1234E8F8（十六进制数）的单元装入的cache地址为（2）。在下列cache的替换算法中，平均命中率最高的是（3）。空白（3）处应选择（）A先入后出（FILO）算法
B随机替换（RAND.算法
C先入先出（FIFO）算法
D近期最少使用（LRU）算法
正确答案： D解析： 暂无解析 -
第12题：
单选题组相联映像、LRU替换的Cache存储器，不影响Cache命中率的是（）。A增加Cache中的块数
B增大组的大小
C增大主存容量
D增大块的大小
正确答案： D解析： 暂无解析 -
第13题：
● 在嵌入式处理器中， CACHE的主要功能由 （29） 实现； 某32位计算机的CACHE容量为 16KB（B：字节） ，CACHE 块的大小为 16B（B：字节） ，若主存与 CACHE 地址映像采用直接映像方式，则主存地址为 0x1234E8F8 的单元装入 CACHE 的地址
（30） ；在下列 CACHE 替换算法中,平均命中率最高的是 （31） 。
（29）
A. 硬件
B. 软件
C. 操作系统
D. 应用程序
（30）
A. 00010001001101
B. 01000100011010
C. 10100011111000
D. 11010011101000
（31）
A. 先入后出算法（FILO）
B. 随机替换算法（RAND）
C. 先入先出算法（FIFO）
D. 近期最少使用算法（LRU）
正确答案：A,C,D
-
第14题：
下面关于Cache的叙述，“(6)”是错误的。
A．在体系结构上，Cache存储器位于主存与CPU之间
B．Cache存储器存储的内容是动态更新的
C．使用Cache存储器并不能扩大主存的容量
D．Cache的命中率只与其容量相关
正确答案：D
解析：本题考查高速缓存基础知识。高速缓存Cache有如下特点：它位于CPU和主存之间，由硬件实现；容量小，一般在几KB到几MB之间；速度一般比主存快5到10倍，由快速半导体存储器制成；其内容是主存内容的副本，对程序员来说是透明的；Cache既可存放程序又可存放数据。Cache存储器用来动态存放主存的部分拷贝(副本)。控制部分的功能是：判断CPU要访问的信息是否在Cache存储器中，若在即为命中，若不在则没有命中。命中时直接对Cache存储器寻址。未命中时，若是读取操作，则从主存中读取数据，并按照确定的替换原则把该数据写入Cache存储器中：若是写入操作，则将数据写入主存即可。Cache的命中率主要与如下几个因素有关：程序在执行过程中的地址流分布情况；当发生Cache块失效时，所采用的替换算法；Cache的容量；在组相联映像方式中，块的大小和分组的数目；所采用的Cache预取算法等等。Cache的命中率随其容量增加而提高，它们之间的关系曲线如下图所示。在Cache容量比较小的时候，命中率提高的非常快，随着Cache容量的增加，命中率提高的速度逐渐降低。当Cache容量增加到无穷大时，命中率可望达到100%，但这是实际上是做不到的。
-
第15题：
在分析Cache对机器性能的影响时，正确的叙述是( )。
A．Cache容量比主存小许多，决定机器访问存储器速度的是主存，Cache只起次要作用
B．CPU访问存储器时不受Cache控制器的控制
C．Cache存储器中保存着CPU当前频繁访问的指令代码和数据
D．奔腾PC机采用两极Cache结构，一级放指令，一级放数据
正确答案：C
-
第16题：
组相联映像、LRU替换的Cache存储器，不影响Cache命中率的是（）。
- A、增加Cache中的块数
- B、增大组的大小
- C、增大主存容量
- D、增大块的大小
正确答案:C -
第17题：
当要将数据读入cache而cache已满时，需要将cache中已有的页面替换出去,（）替换算法的实际命中率最高。
- A、先入后出（FILO）算法
- B、随机替换（RAND.算法
- C、先入先出（FIFO）算法
- D、近期最少使用（LRU）算法
正确答案:D -
第18题：
假设某计算机的主存地址空间大小为64MB，采用字节编址方式。其cache数据区容量为4KB，采用4路组相联映射方式、LRU替换和回写（write back）策略，块大小为64B。该cache的总容量有多少位？
正确答案: C.ache共有64行，每行中有16位标志、1位有效位、1位修改（dirty）位、2位LRU位，以及数据64B。
故总容量为64×（16+1+1+2+64×8）=34048位。 -
第19题：
对于Cache的两种写策略，执行“写”操作时，只写入Cache，仅当Cache中相应的块被替换时，才写回主存，称为（）。执行“写”操作时，不仅写入Cache，而且也写入下一级存储器，称为（）。
正确答案:写回法；写直达法 -
第20题：
关于计算机Cache功能的叙述中，（）是不对的。
- A、“Cache是介于CPU和硬盘驱动器之间的存储器”
- B、“CPU存取Cache中的数据速度较快”
- C、“Cache的容量达到一定数量后，速度的提高就不显著了”
- D、“Cache缓冲存储器是一种SRAM静态存储器”
正确答案:A -
第21题：
多选题下面是主存储器和CAChe的比较，正确的有（）A微机主存储器多数采用半导体动态存储器（DRAM），CAChe采用半导体静态存储器（SRAM）。这两种存储器中的信息均不能长期保留
BCPU访问主存储器的速度快于访问CAChe的速度
C在配有CAChe的计算机中，CPU每次访问存储器都首先访问CAChe，若欲访问的数据在CAChe中，则访问结束，否则，再访问主存储器，并把有关数据取人CAChe
DCAChe容量一般都小于主存储器
正确答案： C,A解析： 暂无解析 -
第22题：
单选题关于计算机Cache功能的叙述中，（）是不对的。A“Cache是介于CPU和硬盘驱动器之间的存储器”
B“CPU存取Cache中的数据速度较快”
C“Cache的容量达到一定数量后，速度的提高就不显著了”
D“Cache缓冲存储器是一种SRAM静态存储器”
正确答案： A解析： 暂无解析 -
第23题：
判断题采用LRU替换的Cache存储器，分配给程序的Cache容量一定时，块的大小增大，Cache的命中率将先上升，到一定时候又会逐渐降低。A对
B错
正确答案： 对解析： 暂无解析