niusouti.com

单选题假定编译器将赋值语句“x＝x＋3；”转换为指令“add xaddt，3”，其中xaddt是x对应的存储单元地址，若执行该指令的计算机采用页式虚拟存储管理方式，并配有相应的TLB，且Cache使用直写（Write Through）方式，则完成该指令功能需要访问主存的次数至少是（　　）。A 0B 1C 2D 3

题目
单选题
假定编译器将赋值语句“x＝x＋3；”转换为指令“add xaddt，3”，其中xaddt是x对应的存储单元地址，若执行该指令的计算机采用页式虚拟存储管理方式，并配有相应的TLB，且Cache使用直写（Write Through）方式，则完成该指令功能需要访问主存的次数至少是（　　）。
A

0

B

1

C

2

D

3

相似考题

1.●操作控制器的功能是 (35) 。(35) A．产生时序信号B．从主存取出一条指令C．完成指令操作码译码D．从主存取出指令，完成指令操作码译码，并产生有关的操作控制信号，以解释执行该指令

2.某虚拟页式存储管理系统采用二级页表进行地址转换，若不考虑高速缓存和快表，则进程每执行一条指令至少需要访问几次内存？A.0B.1C.2D.3

3.如果(AL)=01100011B,(AH)=00100010B,执行ADD AL,AH指令后,CF=( )。A、0B、1C、2D、3

4.为了保证CPU执行程序指令时能正确访问存储单元，需要将用户程序中的逻辑地址转换为运行时可由机器直接寻址的物理地址，这一过程称为_______。

参考答案和解析
正确答案： B
解析：
采用页式虚拟存储管理方式时，若页表全部放在内存中，则存取一个数据最少要访问两次内存：第一次是访问页表，得到所存取的数据或指令的物理地址；第二次根据该地址存取数据或指令。在配有TLB的页式虚拟管理方式中，如果给出的地址在TLB中，则直接根据该地址取数据或指令，仅需要一次访问内存。Cache使用直写方式时，计算完需要将数据写回到内存中，因此完成整个指令功能至少需要访问主存2次。
更多“单选题假定编译器将赋值语句“x＝x＋3；”转换为指令“add xaddt，3”，其中xaddt是x对应的存储单元地址，若执行该指令的计算机采用页式虚拟存储管理方式，并配有相应的TLB，且Cache使用直写（Write Through）方式，则完成该指令功能需要访问主存的次数至少是（　　）。A 0B 1C 2D 3”相关问题

  • 第1题：

    计算机的主存储器用来存储数据和指令，为了实现按地址访问，每个存储单元必须有一个唯一的地址。PC机主存储器的编址单位是【 】。


    正确答案：字节
    字节 解析：PC机中主存储器是以字节为单位编址的。

  • 第2题：

    指令是用来规定计算机执行的操作和操作对象所在存储位置的一个______。其中操作码用来指出计算机应执行何种操作的一个______，操作数地址指出该指令所操作(处理)的对象(称为操作数)所在存储单元的地址。


    正确答案：二进位串　　　　二进制代码
    二进位串　　,　　二进制代码

  • 第3题：

    计算机的主存储器(内存)用来存储数据和指令，为了实现按地址访问，每个存储单元必须有一个唯一的地址。PC机主存储器的编址最小单位是【 】。


    正确答案：字节
    字节

  • 第4题：

    在计算机指令系统中，通常采用多种确定操作数的方式。当操作数直接给出时，这种寻址方式叫做(2)；当操作数的地址由某个指定的变址寄存器的内容与位移量相加得到时，叫做(3)；如果操作数的地址是主存中与该指令地址无关的存储单元的内容，则叫做(4)。

    A．间接寻址

    B．相对寻址

    C．变址寻址

    D．立即数寻址


    正确答案：D

  • 第5题：

    在多级存储系统中，Cache处在CPU和主存之间，解决(55)问题。若Cache和主存的存取时间分别为T1和T2，Cache的命中率为H，则该计算机实际存取时间为(56)。当CPU向存储器执行读操作时，首先访问Cache，若命中，则从Cache中取出指令或数据，否则从主存中取出，送(57)：当CPU向存储器执行写操作时，为了使Cache的内容和主存的内容保持一致，若采用(58)法，则同时写入Cache和主存。由于Cache容量比主存容量小，因此当Cache满时，执行把主存信息向Cache写入，就要淘汰Cache中已有的信息，为了提高Cache的命中率，采用一种(59)替换算法。

    A．主存容量扩充

    B．主存和CPU速度匹配

    C．多个请求源访问主存

    D．BIOS存放


    正确答案：B
    解析：he的主要功能是提供CPU与RAM间的速度匹配问题，存储器效率的计算公式为：HTI+(1-H)T2。为了提高Cache的命中率，我们常采用LRU最近最少使用的替换算法。

  • 第6题：

    操作控制器的功能是(35)。

    A．产生时序信号

    B．从主存取出一条指令

    C．完成指令操作码译码

    D．从主存取出指令，完成指令操作码译码，并产生有关的操作控制信号，以解释执行该指令


    正确答案：D
    解析：操作控制器的功能是从主存取出指令，完成指令操作码译码，并产生有关的操作控制信号，以解释执行该指令。

  • 第7题：

    使用 Cache 改善系统性能的依据是程序的局部性原理。程序中大部分指令是（60）的。设某计算机主存的读／写时间为 100ns，有一个指令和数据合一的 Cache，已知该 Cache的读／写时间为 10ns，取指令的命中率为 98%，取数的命中率为 95%。在执行某类程序时，约有 1/5 指令需要额外存／取一个操作数。假设指令流水线在任何时候都不阻塞，则设置 Cache 后，每条指令的平均读取时间约为（61）ns。

    A.顺序存储、顺序执行
    B.随机存储、顺序执行
    C.顺序存储、随机执行
    D.随机存储、随机执行

    答案：A
    解析：

  • 第8题：

    在8086中，（BX）＝0282H，且题中指令已在指令队列中，则执行INCBYTEPTR（BX）指令需要的总线周期为（）。

    • A、0
    • B、1
    • C、2
    • D、3

    正确答案:C

  • 第9题：

    若有赋值语句x=x+3；则其含义是（）


    正确答案:将x原来的值取出加上3以后重新赋给变量x

  • 第10题：

    关于计算机程序的下列叙述中，错误的是（）

    • A、程序由指令（语句）组成
    • B、程序中的指令（语句）都是计算机能够理解和执行的
    • C、启动运行某个程序，就是由CPU执行该程序中的指令（语句）
    • D、CPU可以直接执行外存储器中程序的指令（语句）

    正确答案:D

  • 第11题：

    单选题
    采用二级页表的分页式存储器中，如二级页表都已在主存，则每存取一条指令或一个数，需要访问主存（）
    A

    1次

    B

    2次

    C

    3次

    D

    4次


    正确答案： B
    解析： 暂无解析

  • 第12题：

    单选题
    为了保证CPU执行程序指令时能正确访问存储单元，需要将用户地址空间中的虚拟地址转换为内存地址，这一过程称为（）。
    A

    地址分配

    B

    地址计算

    C

    地址映射

    D

    地址查询


    正确答案： A
    解析： 暂无解析

  • 第13题：

    设f(x)=x(x＋1)(x＋2)(x＋3),则f'(x)=0的正根的个数为()

    A、0

    B、1

    C、2

    D、3


    答案：A

    解析：f(x)=x(x＋1)(x＋2)(x＋3)=x^4+6x^3+11x^2+6x，所以f'(x)=4x^3+18x^2+22x+6，因为求f'(x)=0的正根，即x>0，所以当x>0时，f'(x)=4x^3+18x^2+22x+6>0，所以f'(x)=0没有正根。故选A。


  • 第14题：

    为了保证CPU执行程序指令时能正确访问存储单元，需要将用户地址空间中的虚拟地址转换为内存地址，这一过程称为

    A．地址分配

    B．地址计算

    C．地址映射

    D．地址查询


    正确答案：C
    解析：为了保证CPU执行指令时可以正确访问存储单元，需将用户程序中的逻辑地址转换为运行时由机器直接寻址的物理地址，这一过程称为地址映射。

  • 第15题：

    某计算机的存储系统由Cache-主存系统构成，Cache的存取周期为10ns，主存的存取周期为50ns。在CPU执行一段程序时，Cache完成存取的次数为4800次，主存完成存取的次数为200次，则CPU访问存储系统的平均访问时间是(30)ns，该Cache-主存系统的效率是(31)。

    A．10

    B．11.60

    C．11.68

    D．50


    正确答案：B
    解析：在由Cache-主存系统构成计算机中，存储系统Cache的命中率可以计算为：
      H=4800÷(4800+200)=0.96
      CPU访问存储系统的平均访问时间是：
      T=10×0.96+(1-0.96)50=11.6
      Cache-主存系统的效率为：
      e=10/11.6=0.862

  • 第16题：

    指令周期是( )。

    A．机器周期

    B．CPU执行一条指令的时间

    C．CPU从主存储器取一条指令的时间

    D．CPU从主存储器取出一条指令并开始执行该指令的时间总和


    正确答案：D
    解析：指令周期是CPU从内存取出一条指令并执行这条指令的时间总和。

  • 第17题：

    使用Cache改善系统性能的依据是程序的局部性原理。程序中大部分指令是（ ）的。设某计算机主存的读／写时间为100ns，有一个指令和数据合一的Cache，已知该Cache的读／写时间为10ns，取指令的命中率为98%，取数的命中率为95%。在执行某类程序时，约有1/5指令需要额外存／取一个操作数。假设指令流水线在任何时候都不阻塞，则设置Cache后，每条指令的平均读取时间约为（ ）ns。

    A.顺序存储、顺序执行 B.随机存储、顺序执行 C.顺序存储、随机执行 D.随机存储、随机执行 A.12.3 B.14.7 C.23.4 D.26.3


    正确答案：A,B

  • 第18题：

    对于应用程序而言，计算机存储器的最大容量取决于(8)。

    A．指令字长

    B．指令中地址码位数

    C．存储单元的位数

    D．访存指令访问地址的位数


    正确答案：D
    解析：主存的容量大小直接影响用户的应用范围，特别是操作系统、系统软件功能越完善，主机运行时占用的主存的空间越大，因此主存的容量直接影响用户能否使用该计算机。计算机的主存容量取决于主存的地址位数。但主存的地址位数再多，CPU的访问指令提供的地址位数较少也是没用的，因此主存最大可以使用的容量取决于访存指令访问地址的位数。在只有直接寻址的指令中，主存容量直接取决于指令中地址码位数。由于指令字长的限制，指令地址码的位数不可能太多，为了扩充CPU可访问的主存空间，现在都使用变址寻址、基地寻址等，以增加操作数的地址位数。因此主存储器的最大容量决定于由指令寻址方式形成的操作数有效地址的位数。

  • 第19题：

    采用二级页表的分页式存储器中，如二级页表都已在主存，则每存取一条指令或一个数，需要访问主存（）

    • A、1次
    • B、2次
    • C、3次
    • D、4次

    正确答案:B

  • 第20题：

    在8086中，（BX）＝8282H，且题中指令已在队列中，则执行INC[BX]指令需要的总线周期数为（）

    • A、0
    • B、1
    • C、2
    • D、3

    正确答案:C

  • 第21题：

    为了保证CPU执行程序指令时能正确访问存储单元，需要将用户地址空间中的虚拟地址转换为内存地址，这一过程称为（）。

    • A、地址分配
    • B、地址计算
    • C、地址映射
    • D、地址查询

    正确答案:C

  • 第22题：

    单选题
    假定编译器将赋值语句“x＝x＋3；”转换为指令“add xaddt，3”，其中xaddt是x对应的存储单元地址，若执行该指令的计算机采用页式虚拟存储管理方式，并配有相应的TLB，且Cache使用直写（Write Through）方式，则完成该指令功能需要访问主存的次数至少是（　　）。
    A

    0

    B

    1

    C

    2

    D

    3


    正确答案： A
    解析：
    采用页式虚拟存储管理方式时，若页表全部放在内存中，则存取一个数据最少要访问两次内存：第一次是访问页表，得到所存取的数据或指令的物理地址；第二次根据该地址存取数据或指令。在配有TLB的页式虚拟管理方式中，如果给出的地址在TLB中，则直接根据该地址取数据或指令，仅需要一次访问内存。Cache使用直写方式时，计算完需要将数据写回到内存中，因此完成整个指令功能至少需要访问主存2次。

  • 第23题：

    问答题
    某计算机存储器按字节编址，虚拟（逻辑）地址空间大小为16MB，主存（物理）地址空间大小为1MB，页面大小为4KB；Cache采用直接映射方式，共8行；主存与Cache之间交换的块大小为32B。系统运行到某一时刻时，页表的部分内容和Cache的部分内容分别如图1、图2所示，图中页框号及标记字段的内容为十六进制形式。图1　页表的部分内容图2　Cache的部分内容　　请回答下列问题。　　（1）虚拟地址共有几位，哪几位表示虚页号？物理地址共有几位，哪几位表示页框号（物理页号）？　　（2）使用物理地址访问Cache时，物理地址应划分哪几个字段？要求说明每个字段的位数及在物理地址中的位置。　　（3）虚拟地址001C60H所在的页面是否在主存中？若在主存中，则该虚拟地址对应的物理地址是什么？访问该地址时是否Cache命中？要求说明理由。　　（4）假定为该机配置一个4路组相联的TLB，该TLB共可存放8个页表项，若其当前内容（十六进制）如图3所示，则此时虚拟地址024BACH所在的页面是否在主存中？要求说明理由。图3　TLB的部分内容

    正确答案：
    (1)由于虚拟(逻辑)地址空间大小为16MB=224B,所以虚拟地址24位,页面大小为4KB=212B,页内地址需要12位,所以虚拟地址24位,其中虚页号占12位;物理地址20位,其中页框号(实页号)占8位。
    (2)主存物理地址20位,从左至右应划分3个字段:标记字段、块号字段、块内地址字段。Cache块大小为32=25B,则块内地址字段占5位;Cache共有8=23块,则块号字段占3位;标记字段占20-5-3=12位。
    (3)虚拟地址001C60H=0000 0000 0001 1100 0110 0000B,该虚拟地址的虚页号为001H,查页表可以发现,虚页号1对应的有效位为“1”,表明此页在主存中,页框号为04H,对应的20位物理地址是04C60H=0000 0100 1100 0110 0000B。
    访问该地址时,Cache不命中,因为Cache采用直接映射方式,对应的物理地址应该映射到Cache的第3行中,其有效位为1,标记值105H≠04CH(物理地址高12位),故访问该地址时Cache不命中。
    (4)虚拟地址024BACH=0000 0010 0100 1011 1010 1100B,虚页号为024H,TLB中存放8个页表项,采用4路组相联,即TLB分为2组,每组4个页表项。12位虚页号字段中最低位作为组索引,其余11位为标记位。现在最低位为0,表明选择第0组,11位的标记为012H,根据标记可以知道TLB命中,所在的页面在主存中。因为如果在TLB中查到了页表项,即TLB命中,说明所在页一定命中。
    解析： 暂无解析

  • 第24题：

    问答题
    假定某计算机的CPU主频为80MHz，CPI为4，并且平均每条指令访存1.5次，主存与Cache之间交换的块大小为16B，Cache的命中率为99%，存储器总线宽度为32位。请回答下列问题。　　（1）该计算机的MIPS数是多少？平均每秒Cache缺失的次数是多少？在不考虑DMA传送的情况下，主存带宽至少达到多少才能满足CPU的访存要求？　　（2）假定在Cache缺失的情况下访问主存时，存在0.0005%的缺页率，则CPU平均每秒产生多少次缺页异常？若页面大小为4KB，每次缺页都需要访问磁盘，访问磁盘时DMA传送采用周期挪用方式，磁盘I/O接口的数据缓冲寄存器为32位，则磁盘I/O接口平均每秒发出的DMA请求次数至少是多少？　　（3）CPU和DMA控制器同时要求使用存储器总线时，哪个优先级更高？为什么？　　（4）为了提高性能，主存采用4体交叉存储模式，工作时每1/4个存储周期启动一个体。若每个体的存储周期为50ns，则该主存能提供的最大带宽是多少？

    正确答案：
    (1)平均每秒CPU执行的指令数为:80M/4=20M,故MIPS数为20;
    平均每秒Cache缺失的次数为:20M×1.5×(1-99%)=300000;
    当Cache缺失时,CPU访问主存,主存与Cache之间以块为单位传送数据,此时,主存带宽为:16B×300000/s=4.8MB/s。在不考虑DMA传输的情况下,主存带宽至少达到4.8MB/s才能满足CPU的访存要求。
    (2)平均每秒钟“缺页”异常次数为:300000×0.0005%=1.5次;
    因为存储器总线宽度为32位,所以,每传送32位数据,磁盘控制器发出一次DMA请求,故平均每秒磁盘DMA请求的次数至少为:1.5×4KB/4B=1.5K=1536。
    (3)CPU和DMA控制器同时要求使用存储器总线时,DMA请求优先级更高;因为若DMA请求得不到及时响应,I/O传输数据可能会丢失。
    (4)4体交叉存储模式能提供的最大带宽为:4×4B/50ns=320MB/s。
    解析： 暂无解析

相关内容