niusouti.com

设计一个同步七进制加法计数器需要选择（）个触发器。A．7B．6C．3D．2

题目

设计一个同步七进制加法计数器需要选择（）个触发器。

A．7

B．6

C．3

D．2

相似考题

1.设计一个十进制计数器,需要的触发器个数至少为()。A.2个B.4个C.6个D.10

2.构成一个7进制计数器需要3个触发器。()

3.设计一个十五进制计数器,最少需要触发器的个数是()A. 2个B. 4个C. 8个D. 15个

4.设计一个6进制的同步计数器,需要几个触发器。()A.3B.4C.5D.6

更多“设计一个同步七进制加法计数器需要选择（）个触发器。”相关问题

  • 第1题：

    若希望采用触发器设计一个六进制同步计数器,故需要()个触发器。

    A、3

    B、2

    C、6

    D、4


    参考答案：A

  • 第2题：

    构成一个7进制计数器需要三个触发器。()

    此题为判断题(对，错)。


    参考答案：对

  • 第3题：


    A.同步二进制加法计数器
    B.同步四进制加法计数器
    C.同步三进制计数器
    D.同步三进制减法计数器

    答案：A
    解析：

  • 第4题：

    图示时序逻辑电路是一个（　　）。



    附：触发器的逻辑状态表为：



    A、左移寄存器
    B、右移寄存器
    C、异步三位二进制加法计数器
    D、同步六进制计数器

    答案：C
    解析：
    由图可知，三个触发器触发脉冲来自不同信号，且为上升沿触发，应为上升沿触发的异步计数器。

  • 第5题：

    图所示逻辑电路，设触发器的初始状态均为0，当

    时，该电路实现的逻辑功能是（　　）。

    A．同步十进制加法计数器
    B．同步八进制加法计数器
    C．同步六进制加法计数器
    D．同步三进制加法计数器

    答案：C
    解析：
    ①组成：该电路由于CP端连在一起，因此是同步计数器；
    ②列写驱动方程：J2＝K2＝Q1nQ0n，

    ③列写存储器状态方程：

    ④初始值为000，计数器CP释放脉冲后，计数循环为000→001→010→011→100?101。
    故为同步六进制加法计数器。

  • 第6题：

    图所示逻辑电路，设触发器的初始状态均为“0”。当RD＝1时，该电路的逻辑功能为（　　）。

    A．同步八进制加法计数器
    B．同步八进制减法计数器
    C．同步六进制加法计数器
    D．同步六进制减法计数器

    答案：C
    解析：
    ①组成：该电路由于CP端连在一起，因此是同步计数器；
    ②列写驱动方程：

    ③列写存储器状态方程：

    ④初始值为000，计数器CP释放脉冲后，计数循环为

    故为同步六进制加法计数器。

  • 第7题：

    由JK触发器组成的应用电器如图所示，设触发器的初值都为Q，经分析可知是一个：

    A.同步二进制加法计算器
    B.同步四进制加法计算器
    C.同步三进制加法计算
    D.同步三进制减法计算器


    答案：C
    解析：

  • 第8题：

    集成二--十进制计数器74LS90是（）计数器。

    • A、异步二--五--十进制加法
    • B、同步十进制加法
    • C、异步十进制减法
    • D、同步十进制可逆

    正确答案:A

  • 第9题：

    将Tˊ触发器一级一级地串联起来，就可以组成一个异步二进制加法计数器。


    正确答案:正确

  • 第10题：

    用二进制异步计数器从0做加法，计到十进制数178，则最少需要（）个触发器。

    • A、2
    • B、6
    • C、7
    • D、8
    • E、10

    正确答案:D

  • 第11题：

    设计一个模65的同步计数器，至少需要（）个触发器。


    正确答案:7

  • 第12题：

    用二进制异步计数器从0做加法，计到十进制数178，则最少需要（）个触发器。

    • A、1
    • B、6
    • C、8
    • D、10

    正确答案:D

  • 第13题：

    十二进制加法计数器需要_________个触发器构成。

    A.8;

    B.16;

    C.4;

    D.3


    参考答案：C

  • 第14题：

    试用上升沿JK触发器构成同步3位二进制加法计数器,要求画出逻辑电路图。


    答案：

  • 第15题：

    由JK触发器组成的应用电器如图所示，设触发器的初值都为0，经分析可知是一个：


    A.同步二进制加法计算器
    B.同步四进制加法计算器
    C.同步三进制加法计算器
    D.同步三进制减法计算器

    答案：C
    解析：

  • 第16题：


    A.同步二进制加法计数器
    B.同步二进制减法计数器
    C.异步二进制减法计数器
    D.异步二进制加法计数器

    答案：C
    解析：
    CP没有接到所有触发器的时钟端，因此是异步时序电路，具有减法规律。

  • 第17题：

    图示电路中，计数器74163构成电路的逻辑功能为（　　）。


    A． 同步84进制加法计数
    B． 同步73进制加法计数
    C． 同步72进制加法计数
    D． 同步32进制加法计数

    答案：C
    解析：

  • 第18题：

    图示的74LS161集成计数器构成的计数器电路和74LS290集成计数器构成的计数器电路是实现的逻辑功能依次是（　　）。


    A． 九进制加法计数器，七进制加法计数器
    B． 六进制加法计数器，十进制加法计数器
    C． 九进制加法计数器，六进制加法计数器
    D． 八进制加法计数器，七进制加法计数器

    答案：A
    解析：
    74LS161是4位二进制同步加法计数器，RD端为置零端，利用预置数可实现24位以下的加法计数。当逻辑式Q3Q2Q1Q0＝1001时，计数器重新置零。则计数器的状态为：0000—0001—0010—0011—0100—0101—0110—0111—1000—（1001）0000，其中状态1001为瞬时状态。因此，为九进制计数器。
    74LS290是4位二进制异步加法计数器，RD端为置零端，当逻辑式Q3Q2Q1Q0＝0111时，计数器重新置零。则计数器的状态为：0000—0001—0010—0011—0100—0101—0110—（0111）0000，其中状态0111为瞬时状态。因此，为七进制计数器。

  • 第19题：

    集成计数器74LS192是（）计数器。

    • A、异步十进制加法
    • B、同步十进制加法
    • C、异步十进制减法
    • D、同步十进制可逆

    正确答案:D

  • 第20题：

    用触发器设计一个同步十七进制计数器所需要的触发器数目是（）。

    • A、2
    • B、3
    • C、4
    • D、5

    正确答案:D

  • 第21题：

    设计一个6进制的同步计数器，需要（）个触发器。

    • A、3
    • B、4
    • C、5
    • D、6

    正确答案:A

  • 第22题：

    构造一个同步模8计数器需要（）个触发器。


    正确答案:3

  • 第23题：

    构造一个十进制的异步加法计数器，需要多少个（）触发器。计数器的进位Cy的频率与计数器时钟脉冲CP的频率之间的关系是（）。


    正确答案:4；1﹕10

  • 第24题：

    单选题
    用二进制异步计数器从0做加法，计到十进制数178，则最少需要（）个触发器。
    A

    1

    B

    6

    C

    8

    D

    10


    正确答案： A
    解析： 暂无解析

相关内容