A、减少电路中的逻辑门
B、提高电路速度
C、提高电路可靠性
D、减少电路中的触发器
第1题:
同步逻辑电路设计中,状态化简的目的是使电路达到最简。
第2题:
7、()QDPSK信号编码采用A方式时的好处是相邻码元间总有相位改变,利于接收提取码元同步信息。
第3题:
3、网络协议主要要素为
A.数据格式、编码、信号电平
B.数据格式、控制信息、速度匹配
C.语法、语义、同步(时序)
D.编码、控制信息、同步(时序)
第4题:
3、同步逻辑电路设计中,状态化简的目的是使电路达到最简。
第5题:
1、同步时序电路设计中,状态编码采用相邻编码法的目的是()。
A.减少电路中的触发器
B.提高电路速度
C.减少电路中的连线
D.减少电路中的逻辑门