niusouti.com

试用4个D触发器组成自启动4进制环行计数器。

题目
试用4个D触发器组成自启动4进制环行计数器。

相似考题

1.设计一个6进制的同步计数器,需要几个触发器。()A.3B.4C.5D.6

2.若希望采用触发器设计一个六进制同步计数器,故需要()个触发器。A、3B、2C、6D、4

3.试用上升沿D触发器构成异步3位二进制加法计数器,要求画出逻辑电路图,以及计数器输入时钟CLK与D触发器输出端Q2~Q0的波形图。

4.构成一个7进制计数器需要3个触发器。()

更多“试用4个D触发器组成自启动4进制环行计数器。 ”相关问题

  • 第1题：

    试用上升沿JK触发器构成同步3位二进制加法计数器,要求画出逻辑电路图。


    答案：

  • 第2题：

    试用2 片74LS161采用整体反馈清零法组成128进制计数器。


    答案：采用同步连接方式，当计数到16*8=128时，产生反馈清零动作。

  • 第3题：

    试用2 片74LS161组成十二进制计数器,要求计数值为1~12.


    答案：当计数到12时，再来一个计数脉冲，上升沿，计数器低位置1,高位置0。

  • 第4题：

    用JK触发器搭12进制计数器，最少需要( )个JK触发器。

    A、12
    B、6
    C、4
    D、3

    答案：C
    解析：
    4个触发器有16个状态。三个触发器8个状态

  • 第5题：

    图所示逻辑电路，设触发器的初始状态均为“0”。当RD＝1时，该电路的逻辑功能为（　　）。

    A．同步八进制加法计数器
    B．同步八进制减法计数器
    C．同步六进制加法计数器
    D．同步六进制减法计数器

    答案：C
    解析：
    ①组成：该电路由于CP端连在一起，因此是同步计数器；
    ②列写驱动方程：

    ③列写存储器状态方程：

    ④初始值为000，计数器CP释放脉冲后，计数循环为

    故为同步六进制加法计数器。

  • 第6题：

    电路中各触发器状态改变有先有后是异步的，用它作成的计数器是（）。

    • A、同步计数器
    • B、异步计数器
    • C、二进制计数器
    • D、四进制计数器

    正确答案:B

  • 第7题：

    什么是二进制计数器？用4个触发器组成的二进制计数器能计多少个数？


    正确答案:按照二进制来计数的计数器叫做二进制计数器。能计16 个数。

  • 第8题：

    设计一个6进制的同步计数器，需要（）个触发器。

    • A、3
    • B、4
    • C、5
    • D、6

    正确答案:A

  • 第9题：

    实现一个十进制的可逆计数器，至少需要（）个触发器。

    • A、3
    • B、4
    • C、5
    • D、6

    正确答案:B

  • 第10题：

    计数器可用触发器构成，（）JK触发器可以构成一个十进制计数器。

    • A、2个
    • B、4个
    • C、5个
    • D、10个

    正确答案:B

  • 第11题：

    四个触发器组成的环行计数器最多有（）个有效状态。

    • A、4
    • B、6
    • C、8
    • D、16

    正确答案:D

  • 第12题：

    单选题
    电路中各触发器状态改变有先有后是异步的，用它作成的计数器是（）。
    A

    同步计数器

    B

    异步计数器

    C

    二进制计数器

    D

    四进制计数器


    正确答案： D
    解析： 暂无解析

  • 第13题：

    试用74LS161采用反馈置数法组成十进制计数器。


    答案：当计数到10时，再来计数脉冲上升沿，置数0。

  • 第14题：

    试用2 片74LS160组成六十进制计数器


    答案：该计数器计数到59时，再来一个计数脉冲上升沿，则低位返回零，高位置数0。

  • 第15题：

    试用D触发器构成3位格雷码计数器。


    答案：第1步，画状态表。第2步画出驱动表第3步写出驱动方程(D触发器的状态方程就是驱动方程)Q2n+1= D2 =Q2Q0 + Q1Q—0Q1n+1= D1 =Q—2Q0 + Q1Q—0Q0n+1= D0 =Q—2Q—1 + Q2Q1第4步画逻辑图
    第5步在MAXplusII软件或QUARTUSII软件的仿真结果。

  • 第16题：

    图所示逻辑电路，设触发器的初始状态均为0，当

    时，该电路实现的逻辑功能是（　　）。

    A．同步十进制加法计数器
    B．同步八进制加法计数器
    C．同步六进制加法计数器
    D．同步三进制加法计数器

    答案：C
    解析：
    ①组成：该电路由于CP端连在一起，因此是同步计数器；
    ②列写驱动方程：J2＝K2＝Q1nQ0n，

    ③列写存储器状态方程：

    ④初始值为000，计数器CP释放脉冲后，计数循环为000→001→010→011→100?101。
    故为同步六进制加法计数器。

  • 第17题：

    异步二进制计数器基本计数单元是（）

    • A、T触发器
    • B、计数触发器
    • C、RS触发器
    • D、D触发器

    正确答案:D

  • 第18题：

    根据组成计数器的各触发器状态翻转的时间与CP的关系分类，计数器可分（）计数器。

    • A、加法、减法及加减可逆
    • B、同步和异步
    • C、二、十和N进制
    • D、摩尔型和米里型

    正确答案:B

  • 第19题：

    将Tˊ触发器一级一级地串联起来，就可以组成一个异步二进制加法计数器。


    正确答案:正确

  • 第20题：

    一位十进制计数器至少需要（）个触发器。

    • A、3
    • B、4
    • C、5
    • D、10

    正确答案:B

  • 第21题：

    用触发器组成12进制数计数器，至少应用触发器的个数为（）个。

    • A、2
    • B、3
    • C、4
    • D、5

    正确答案:C

  • 第22题：

    异步二进制计数器基本计数单元是（）。

    • A、T触发器
    • B、计数触发器
    • C、JK触发器
    • D、D触发器
    • E、RS触发器

    正确答案:A,C,D

  • 第23题：

    单选题
    用触发器组成12进制数计数器，至少应用触发器的个数为（）个。
    A

    2

    B

    3

    C

    4

    D

    5


    正确答案： D
    解析： 暂无解析

相关内容