niusouti.com
D触发器组成的电路如图a)所示。设Q1、Q2的初始态是0、0，已知CP脉冲波型，Q2的波形是图b)中哪个图形？
题目
相似考题
更多“D触发器组成的电路如图a)所示。设Q1、Q2的初始态是0、0，已知CP脉冲波型，Q2的波形是图b)中哪个图形？ ”相关问题
-
第1题：
电路如图4-23(a)所示,试对应图4-23(b)中的A.B及CP波形画出Q1和Q2的波形(设起始状态Q1=0.Q2=0).
答案:
-
第2题：
计数器电路如图题7.3所示。设各触发器的初始状态均为“0”，要求:
(1) 写出各触发器的驱动方程和次态方程;
(2)画出次态卡诺图;画出状态转换图并说明该计数器电路的逻辑功能;
参考答案：
-
第3题：
试画出图题5-15所示各触发器输出Q端的波形，CLK 的波形如图所示。(设Q初始状态为0)
答案：
-
第4题：
试画出图题5-20所示电路中触发器输出Q1、Q2端的波形，CLK的波形如图所示。(设Q初始状态为0)
答案：
-
第5题：
画出图题5-10所示的JK触发器输出端Q端的波形，CLK的波形如图所示。(设Q初始状态为0)
答案：
-
第6题：
画出图题5-6所示的边沿D触发器输出Q端的波形，CLK的波形如图所示。(设Q初始状态为0)
答案：
-
第7题：
试画出图题5-12所示电路输出端Q1、Qo端的波形，CLK 的波形如图所示。(设Q初始状态为0)
答案：
-
第8题：
画出图题5-8所示的JK触发器输出Q端的波形，输入端JK与CLK的波形如图示。(设Q初始状态为0)
答案：
-
第9题：
由两个主从型JK触发器组成的逻辑电路如图a）所示，设Q1、Q2的初始态是00，已知输入信号A和脉冲信号CP的波形如图b）所示，当第二个CP脉冲作用后，Q1Q2将变为（ ）。
A．11
B．10
C．01
D．保持00不变答案：C解析：根据触发器符号可见输出信号在CP脉冲的下降沿动作。根据JK触发器的特征方程
得到当第二个CP脉冲作用后，Q1Q2将变为01。 -
第10题：
D触发器的应用电路如图所示，设输出Q的初值为0，那么，在时钟脉冲cp的作用下，输出Q为：
A.1
B.cp
C.脉冲信号，频率为时钟脉冲频率的1/2
D.0答案：D解析：该电路是D触发器，这种连接方法构成保持状态。 -
第11题：
由两个主从型JK触发器组成的电路如图（a）所示，设Q1、Q2的初始态是00，已知输入信号A和脉冲信号CP的波形，如图（b）所示，当第一个CP脉冲作用后，输出将为（ ）。
A．00
B．01
C．10
D．11答案：D解析：
-
第12题：
由D、JK触发器组成的逻辑电路如图7-68所示，Q1、Q2的初始状态为00,D=1,当第一个脉冲和第二个脉冲作用后，Q1、Q2分别变为（）
A.01和11 B.10和11 C.00和11 D.11和11答案：B解析：正确答案是B。
提示：根据D、JK触发器的性质可知，对于D触发器，D=1,第一个脉冲到来后，Q1=D=1。对于JK触发器，第一个脉冲到来前，J=K=Q1=O,脉冲到来后，输出保持原态，即Q2=0，所以第一个脉冲到来时Q1Q2=10。在第二个脉冲到来之前，D=1,Q1=1=J=K,第二个脉冲到来时，D触发器的输出Q1=D=1,JK触发器的输出Q2翻转，即Q2由脉冲前的0变为1，所以，第二个脉冲后Q1Q2=11。 -
第13题：
试画出图4-6所示电路图在给定输入时钟作用下的输出波形.设触发器的初态为0.
答案:解此题不宜先假设触发器Q端是某一个状态,然后在时钟作用下一步一步向下推.应该先确定JK触发器是何种功能的触发器,根据电路图可以由特征方程导出为T'触发器.于是可以确定每来一个时钟的下降沿触发器就翻转一次.从输出端Y.Z获得的是双向时钟,在电子电路中是一种很有用的时钟.具体输出波形如图4-7所示.
-
第14题：
试画出图题5-14所示各触发器输出Q端的波形，CLK、 A和B的波形如图所示。(设Q初始状态为0)
答案：
-
第15题：
画出图题5-4所示的电平触发D触发器输出Q端的波形，输入端D与CLK的波形如图所示。(设0初始状太为0)
答案：
-
第16题：
画出图题5-11所示的脉冲JK触发器输出Q端的波形，输入端J K与CLK的波形如图所示。(设Q初始状态为0)
答案：
-
第17题：
试画出图题5-19所示电路中触发器输出Q1、Q2端的波形，输入端CLK的波形如图所示。(设Q初始状态为0)
答案：
-
第18题：
试画出图题5-16所示触发器输出Q端的波形，CLK 的波形如图所示。(设Q初始状态为0)
答案：
-
第19题：
试画出图题5-7所示电路输出端Q1. Qo端的波形，CLK的波形如图所示。(设Q初始状态为0)
答案：
-
第20题：
画出图题5-5所示的边沿触发D触发器输出端Q端的波形，输入端D与CLK的波形如图所示。(设Q初始状态为0)
答案：
-
第21题：
由两个主从型JK触发器组成的逻辑电路如图a)所示，设Q1、Q2的初始态是0、0， 已知输入信号A和脉冲信号CP的波形，如图b)所示，当第二个CP脉冲作用后，Q1、Q2将变为：
A. 1、1
B. 1、0
C. 0、1
D.保持0、0不变答案：C解析：提示：该触发器为负边沿触发方式，即：当时钟信号由高电平下降为低电平时刻输出端的状态可能发生改变。 -
第22题：
如图所示电路中，Q1、Q2的原始状态为“11”当送入两个脉冲后的新状态为:
A. “0 0 ” B. “0 1” C. “11” D. “10”答案：A解析：提示:该电路为时序逻辑电路，具有移位、存贮功能、两个脉冲过后的新状态为Q1Q0=00 -
第23题：
逻辑电路图及相应的输入CP、A、B的波形分别如图所示，初始状态Q1＝Q2＝0，当RD＝1时，D、Q1、Q2端输出的波形分别是（ ）。
答案：A解析：首先分析D端输出，D的逻辑表达式为
故只有当A＝B＝1时，D＝0，可排除B、D项。D触发器为边沿触发器，特征表如题28解表所示，输出Q只在时钟信号边沿改变，分析可得，A、C选项的Q1端输出均为正确的。对于第二个JK触发器，它的时钟信号与CP相反，当Q1＝1时，输出Q2在每个时钟信号的下降沿翻转；当Q1＝0时，输出Q2在时钟信号的下降沿变为0，可得A项正确。