此题为判断题(对,错)。
第1题:
VM逻辑无环流可逆直流调速系统中,无环流逻辑控制器DLC的输入信号为:
A.转速调节器的输出UI*
B.电流过零信号UI0
C.电流反馈信号UI
D.转速反馈信号UN
第2题:
测速发电机的输入是机械转速,输出是与转速成正比的()信号。
第3题:
恒定越前时间并列装置整定越前时间tYJ主要决定于自动装置合闸信号输出回路的动作时间。
第4题:
不属于自动准同期并列装置的元件是()
A.频率差测控单元
B.电压差测控单元
C.合闸信号控制单元
D.装置电源
E.并列断路器
第5题:
自动准同期并列装置中不包含的控制单元是()。
A.功率差控制
B.电压差控制
C.频率差控制
D.合闸信号控制