niusouti.com

一个128*128结构的DRAM芯片,每隔2ms要刷新一次,采用异步刷新方式,且刷新是按顺序对所有128行存储元进行内部读操作和写操作实现的。设存取周期为0.5μs,求刷新开销(即刷新操作的时间所占的百分比)A.6.4%B.3.2%C.12.8%D.1.6%

题目

一个128*128结构的DRAM芯片,每隔2ms要刷新一次,采用异步刷新方式,且刷新是按顺序对所有128行存储元进行内部读操作和写操作实现的。设存取周期为0.5μs,求刷新开销(即刷新操作的时间所占的百分比)

A.6.4%

B.3.2%

C.12.8%

D.1.6%


相似考题
更多“一个128*128结构的DRAM芯片,每隔2ms要刷新一次,采用异步刷新方式,且刷新是按顺序对所有128行存储元进行内部读操作和写操作实现的。设存取周期为0.5μs,求刷新开销(即刷新操作的时间所占的百分比)”相关问题
  • 第1题:

    有一个1024K×32位的存储器,由128K×8位的DRAM构成。问:(1)总共需要多少DRAM芯片?(2)采用异步刷新,如果单元刷新间隔不超过8ms,则刷新信号周期是多少?


    正确答案: (1)DRAM芯片容量为128K×8位=128KB
    存储器容量为1024K×32位=1024K×4B=4096KB
    所需芯片数4096KB÷128KB=32片
    (2)对于128K×8位的DRAM片子,选择一行地址进行刷新,取刷新地址A8—A0,则8ms内进行512个周期的刷新。按此周期数,512×4096=128KB,对一行上的4096个存储元同时进行刷新。采用异步刷新方式刷新信号的周期为8ms÷512=15.6μs

  • 第2题:

    某机器的主存储器共32KB,由16片16K×1位(内部采用128×128存储阵列)的DRAM芯片字和位同时扩展构成。若采用集中式刷新方式,且刷新周期为2ms,那么所有存储单元刷新一遍需要()个存储周期。

    • A、128
    • B、256
    • C、1024
    • D、16384

    正确答案:A

  • 第3题:

    存储系统的刷新地址提供给所有DRAM芯片。


    正确答案:正确

  • 第4题:

    DRAM为什么要刷新,存储系统如何进行刷新?


    正确答案:DRAM以单个MOS管为基本存储单元,以极间电容充放电表示两种逻辑状态。由于极间电容的容量很小,充电电荷自然泄漏会很快导致信息丢失,所以要不断对它进行刷新操作、即读取原内容、放大再写入。
    存储系统的刷新控制电路提供刷新行地址,将存储DRAM芯片中的某一行选中刷新。实际上,刷新控制电路是将刷新行地址同时送达存储系统中所有DRAM芯片,所有DRAM芯片都在同时进行一行的刷新操作。
    刷新控制电路设置每次行地址增量,并在一定时间间隔内启动一次刷新操作,就能够保证所有DRAM芯片的所有存储单元得到及时刷新。

  • 第5题:

    有一个64K×16位的存储器,由16K×1位的DRAM芯片(芯片内是128×128结构)构成,存储器读/写周期为500ns,试问: 1)需要多少片DRAM芯片? 2)采用异步刷新方式,如单元刷新间隔不超过2ms,则刷新信号周期是多少? 3)如果采用集中刷新方式,存储器刷新一遍最少用多少时间?


    正确答案:1)(64K×16)/(16K×1)=(216×24)/(214)=220/214=26=64片
    2)2ms÷128=15.625μs
    3)128×500ns=64μs

  • 第6题:

    在半导体存储器中,动态随机存储器DRAM的特点是()。

    • A、按位结构方式存储
    • B、按字结构方式存储
    • C、信息在存储介质中移动
    • D、每隔一定时间进行一次刷新

    正确答案:D

  • 第7题:

    问答题
    用容量为16K×1的DRAM芯片构成64KB的存储器。设存储器的读/写周期均为0.5μs,CPU在1μs内至少要访存一次,试问采用哪种刷新方式比较合理?相邻两行之间的刷新间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少?

    正确答案: 因为要求CPU在1μs内至少要访存一次,所以不能使用集中刷新方式,分散和异步刷新方式都可以使用,但异步刷新方式比较合理。
    相邻两行之间的刷新间隔=最大刷新间隔时间÷行数=2ms÷128=15.625μs。取15.5μs,即进行读或写操作31次之后刷新一行。
    对全部存储单元刷新一遍所需的实际刷新时间=0.5μs×128=64μs。
    解析: 暂无解析

  • 第8题:

    问答题
    已知有16K×1的DRAM芯片,其引脚功能如下:地址输入A6~A0,行地址选择RAS,列地址选择CAS,数据输入端DIN,数据输出端DOUT,控制端WE。请用给定芯片构成256KB的存储器,采用奇偶校验。试问:若芯片内部采用128×128矩阵排列,求异步刷新时该存储器的刷新间隔。

    正确答案: 若芯片内部采用128×128矩阵排列,设芯片的最大刷新间隔时间为2ms ,则相邻两行之间的刷新间隔为:刷新间隔=最大刷新间隔时间÷行数=2ms÷128=15.625μs可取刷新间隔15.5μs。
    解析: 暂无解析

  • 第9题:

    问答题
    有一个64K×16位的存储器,由16K×1位的DRAM芯片(芯片内是128×128结构)构成,存储器读/写周期为500ns,试问: 1)需要多少片DRAM芯片? 2)采用异步刷新方式,如单元刷新间隔不超过2ms,则刷新信号周期是多少? 3)如果采用集中刷新方式,存储器刷新一遍最少用多少时间?

    正确答案: 1)(64K×16)/(16K×1)=(216×24)/(214)=220/214=26=64片
    2)2ms÷128=15.625μs
    3)128×500ns=64μs
    解析: 暂无解析

  • 第10题:

    判断题
    存储系统每次给DRAM芯片提供刷新地址,被选中的芯片上所有单元都刷新一遍。
    A

    B


    正确答案:
    解析: 暂无解析

  • 第11题:

    问答题
    DRAM为什么要刷新,存储系统如何进行刷新?

    正确答案: DRAM以单个MOS管为基本存储单元,以极间电容充放电表示两种逻辑状态。由于极间电容的容量很小,充电电荷自然泄漏会很快导致信息丢失,所以要不断对它进行刷新操作、即读取原内容、放大再写入。
    存储系统的刷新控制电路提供刷新行地址,将存储DRAM芯片中的某一行选中刷新。实际上,刷新控制电路是将刷新行地址同时送达存储系统中所有DRAM芯片,所有DRAM芯片都在同时进行一行的刷新操作。
    刷新控制电路设置每次行地址增量,并在一定时间间隔内启动一次刷新操作,就能够保证所有DRAM芯片的所有存储单元得到及时刷新。
    解析: 暂无解析

  • 第12题:

    问答题
    DRAM存储器采用何种方式刷新?有哪几种常用的刷新方式?

    正确答案: DRAM采用读出方式进行刷新。因为读出过程中恢复了存储单元的MOS栅极电容电荷,并保持原单元的内容,所以读出过程就是再生过程。
    常用的刷新方式由三种:集中式、分散式、异步式。
    解析: 暂无解析

  • 第13题:

    DRAM存储器采用何种方式刷新?有哪几种常用的刷新方式?


    正确答案: DRAM采用读出方式进行刷新。因为读出过程中恢复了存储单元的MOS栅极电容电荷,并保持原单元的内容,所以读出过程就是再生过程。
    常用的刷新方式由三种:集中式、分散式、异步式。

  • 第14题:

    一个8K×8位的动态RAM芯片,其内部结构排列成256×256形式,存取周期为0.1μs。试问采用集中刷新、分散刷新和异步刷新三种方式的刷新间隔各为多少?


    正确答案: 采用分散刷新方式刷新间隔为:2ms,其中刷新死时间为:256×0.1μs=25.6μs
    采用分散刷新方式刷新间隔为:256×(0.1μs+×0.1μs)=51.2μs
    采用异步刷新方式刷新间隔为:2ms

  • 第15题:

    存储系统每次给DRAM芯片提供刷新地址,被选中的芯片上所有单元都刷新一遍。


    正确答案:错误

  • 第16题:

    某机字长16位,CPU地址总线18位,数据总线16位,存储器按字编址,CPU的控制信号线有:MREQ#(存储器访问请求,低电平有效),R/W#(读写控制,低电平为写信号,高电平为读信号)。试问:【**,★,包捷5.2,编号3.3,3.5.2】 该机主存采用64K×1位的DRAM芯片(内部为4个128×128阵列)构成最大主存空间,则共需()个芯片;若采用异步刷新方式,单元刷新间隔为2ms,则刷新信号的周期为()。


    正确答案:共需(218×16)÷(64K×1bit)=64 芯片;
    异步刷新方式是每行刷新一次,则刷新周期是:2ms÷128=15.625μs

  • 第17题:

    已知有16K×1的DRAM芯片,其引脚功能如下:地址输入A6~A0,行地址选择RAS,列地址选择CAS,数据输入端DIN,数据输出端DOUT,控制端WE。请用给定芯片构成256KB的存储器,采用奇偶校验。试问:若芯片内部采用128×128矩阵排列,求异步刷新时该存储器的刷新间隔。


    正确答案:若芯片内部采用128×128矩阵排列,设芯片的最大刷新间隔时间为2ms ,则相邻两行之间的刷新间隔为:刷新间隔=最大刷新间隔时间÷行数=2ms÷128=15.625μs可取刷新间隔15.5μs。

  • 第18题:

    DRAM存储器为什么要刷新?有几种刷新方式?


    正确答案: DRAM存储元是通过栅极电容存储电荷来暂存信息。由于存储的信息电荷终究是有泄漏的,电荷数又不能像SRAM存储元那样由电源经负载管来补充,时间一长,信息就会丢失。为此必须设法由外界按一定规律给栅极充电,按需要补给栅极电容的信息电荷,此过程叫“刷新”。
    ①集中式---正常读/写操作与刷新操作分开进行,刷新集中完成。
    ②分散式---将一个存储系统周期分成两个时间片,分时进行正常读/写操作和刷新操作。
    ③异步式---前两种方式的结合,每隔一段时间刷新一次,保证在刷新周期内对整个存储器刷新一遍。

  • 第19题:

    问答题
    某机字长16位,CPU地址总线18位,数据总线16位,存储器按字编址,CPU的控制信号线有:MREQ#(存储器访问请求,低电平有效),R/W#(读写控制,低电平为写信号,高电平为读信号)。试问:【**,★,包捷5.2,编号3.3,3.5.2】 该机主存采用64K×1位的DRAM芯片(内部为4个128×128阵列)构成最大主存空间,则共需()个芯片;若采用异步刷新方式,单元刷新间隔为2ms,则刷新信号的周期为()。

    正确答案: 共需(218×16)÷(64K×1bit)=64 芯片;
    异步刷新方式是每行刷新一次,则刷新周期是:2ms÷128=15.625μs
    解析: 暂无解析

  • 第20题:

    问答题
    有一个1024K×32位的存储器,由128K×8位的DRAM构成。问:(1)总共需要多少DRAM芯片?(2)采用异步刷新,如果单元刷新间隔不超过8ms,则刷新信号周期是多少?

    正确答案: (1)DRAM芯片容量为128K×8位=128KB
    存储器容量为1024K×32位=1024K×4B=4096KB
    所需芯片数4096KB÷128KB=32片
    (2)对于128K×8位的DRAM片子,选择一行地址进行刷新,取刷新地址A8—A0,则8ms内进行512个周期的刷新。按此周期数,512×4096=128KB,对一行上的4096个存储元同时进行刷新。采用异步刷新方式刷新信号的周期为8ms÷512=15.6μs
    解析: 暂无解析

  • 第21题:

    单选题
    在半导体存储器中,动态随机存储器DRAM的特点是()。
    A

    按位结构方式存储

    B

    按字结构方式存储

    C

    信息在存储介质中移动

    D

    每隔一定时间进行一次刷新


    正确答案: B
    解析: 暂无解析

  • 第22题:

    问答题
    DRAM存储器为什么要刷新?有几种刷新方式?

    正确答案: DRAM存储元是通过栅极电容存储电荷来暂存信息。由于存储的信息电荷终究是有泄漏的,电荷数又不能像SRAM存储元那样由电源经负载管来补充,时间一长,信息就会丢失。为此必须设法由外界按一定规律给栅极充电,按需要补给栅极电容的信息电荷,此过程叫“刷新”。
    ①集中式---正常读/写操作与刷新操作分开进行,刷新集中完成。
    ②分散式---将一个存储系统周期分成两个时间片,分时进行正常读/写操作和刷新操作。
    ③异步式---前两种方式的结合,每隔一段时间刷新一次,保证在刷新周期内对整个存储器刷新一遍。
    解析: 暂无解析

  • 第23题:

    问答题
    一个8K×8位的动态RAM芯片,其内部结构排列成256×256形式,存取周期为0.1μs。试问采用集中刷新、分散刷新和异步刷新三种方式的刷新间隔各为多少?

    正确答案: 采用分散刷新方式刷新间隔为:2ms,其中刷新死时间为:256×0.1μs=25.6μs
    采用分散刷新方式刷新间隔为:256×(0.1μs+×0.1μs)=51.2μs
    采用异步刷新方式刷新间隔为:2ms
    解析: 暂无解析

  • 第24题:

    单选题
    某机器的主存储器共32KB,由16片16K×1位(内部采用128×128存储阵列)的DRAM芯片字和位同时扩展构成。若采用集中式刷新方式,且刷新周期为2ms,那么所有存储单元刷新一遍需要()个存储周期。
    A

    128

    B

    256

    C

    1024

    D

    16384


    正确答案: D
    解析: 暂无解析