同步D触发器在CP=1期间，D端输入信号变化时，对输出端Q的状态没有影响。

第1题：

答案:

第2题：

答案：

第3题：

答案：

第4题：

触发器的置位端（置1端）至输出端的信号延时量一定大于触发器由输入端至输出端的延时量。

第5题：

D触发器在CP端脉冲作用后，其输出Q_n+1=D。

第6题：

对于同步触发器，在CP＝l期间，允许输入信号R和S发生变化。

第7题：

已知主从JK触发器的初始状态为0态，当J＝0，K＝1时，CP脉冲作用后，Q端状态应为（）。

• A、0状态
• B、1状态
• C、保持
• D、翻转

第8题：

下列说法正确的是（）。

• A、一个触发器可以有一个输出端，也可以有两个输出端
• B、触发器两个输出端的电平可以相同，也可以相反
• C、时钟信号决定了触发器的翻转时刻，控制输入信号决定了触发器翻转后的状态
• D、时钟脉冲信号的触发都是上升沿触发

第9题：

关于维持阻塞型D触发器说法错误的是（）。

• A、CP=1时，输出端的状态随着输入端的变化而变化
• B、CP=0时，输出端的状态随着输入端的变化而变化
• C、CP=1时，输出端的状态总比输入端状态变化晚一步
• D、边沿触发方式可以提高可靠性和抗干扰能力

第10题：

对于下降沿触发的D触发器，当时钟CP由1变为0时，触发器的状态Q由0变为1，则该触发器的输入端D为（）。

• A、无法判断
• B、任意值
• C、0
• D、1

第11题：

由4个D触发器构成的环形计数器的最高位Q₃应与（）相连。

• A、最高输入端D₃
• B、最高脉冲端CP₃
• C、最低脉冲端CP₀
• D、最低输入端D₀

第12题：

第13题：

答案：

第14题：

答案：

第15题：

逻辑电路图及相应的输入CP、A、B的波形分别如图所示，初始状态Q1＝Q2＝0，当RD＝1时，D、Q1、Q2端输出的波形分别是（　　）。

答案：A

解析：

首先分析D端输出，D的逻辑表达式为

故只有当A＝B＝1时，D＝0，可排除B、D项。D触发器为边沿触发器，特征表如题28解表所示，输出Q只在时钟信号边沿改变，分析可得，A、C选项的Q1端输出均为正确的。对于第二个JK触发器，它的时钟信号与CP相反，当Q1＝1时，输出Q2在每个时钟信号的下降沿翻转；当Q1＝0时，输出Q2在时钟信号的下降沿变为0，可得A项正确。

第16题：

无论J－K触发器原来状态如何，当输入端J＝1、K＝0时，在时钟脉冲作用下，其输出端Q的状态为（）。

• A、0
• B、1
• C、保持不变
• D、不能确定

第17题：

若R和S为两个输入端，下面是同步触发器说法正确的是（）。

• A、在CP=1期间，如R=0、S=1，触发器为“1”态
• B、在CP=1期间，如R=1、S=0，触发器为“0”态
• C、在CP=1期间，如R=0、S=0，触发器保持原状态
• D、在CP=1期间，如R=1、S=0，触发器为“1”态
• E、在CP=1期间，如R=0、S=1，触发器为“0”态

第18题：

基本的R－S触发器两个输入端R＝1、S＝1，输出端Q＝（）。

• A、维持原状态
• B、1
• C、0

第19题：

同步RS触发器只有在CP信号到来后，才依据R、S信号的变化来改变输出的状态。（）

第20题：

若D触发器的输入D=1，则当CP到来后其输出Q=1。

第21题：

一个只有单端输入的边沿触发器，输入信号为0，原来所处状态Q=1，在时钟信号改变时，触发器状态Q变为0，则该触发器为（）。

• A、RS触发器
• B、JK触发器
• C、D触发器
• D、T触发器

第22题：

一个同步RS触发器，R为复位端，S为置位端，它们均为低电平有效，若CP=0，R=1，S=0，则该触发器Q端的状态（）

• A、维持不变
• B、变为0
• C、变为1
• D、无法判断

第23题：

第24题：