niusouti.com

10、加法器采用并行进位的目的是（）A．增强加法器功能B．简化加法器设计C．提高加法器运算速度D．保证加法器可靠性

题目

10、加法器采用并行进位的目的是（）

A．增强加法器功能

B．简化加法器设计

C．提高加法器运算速度

D．保证加法器可靠性

相似考题

1.加法器有串行进位和并行进位两种连接方式:()A、串行进位加法器的电路结构简单，工作速度慢。B、并行进位加法器的速度快，电路结构复杂。C、串行进位加法器的电路结构简单，工作速度快。D、并行进位加法器的速度慢，电路结构简单。

2.与4位串行进位加法器比较,使用超前进位全加器的目的是( )A.完成自动加法进位B.完成4位加法C.完成4位串行加法D.提高运算速度

3.前进位加法器比串行进位加法器速度慢。()此题为判断题(对，错)。

4.串行进位加法器电路简单、但速度较慢,并行进位加法器速度较快、但电路复杂。()此题为判断题(对，错)。

更多“10、加法器采用并行进位的目的是（）”相关问题

  • 第1题：

    二进制并行加法器中，采用先行进位的目的是简化电路结构。()


    参考答案：错误

  • 第2题：

    提高并行加法器速度的关键是尽量加快进位产生和传递的速度。()

    此题为判断题(对，错)。


    正确答案:正确

  • 第3题：

    半加法器和全加法器的区别是

    A. 是否产生进位

    B. 是否处理以前的进位

    C. 是否产生和位

    D. 是否处理以前的和位


    正确答案：B

  • 第4题：

    电路如图所示，该电路完成的功能是（ ）。

    A. 8位并行加法器 B. 8位串行加法器
    C. 4位并行加法器 D. 4位串行加法器


    答案：D
    解析：
    解加法器部分是A、B按位串行相加的。
    答案:D

  • 第5题：

    在串行进位的并行加法器中，影响加法器运算速度的关键因素是()。

    A.门电路的级延迟
    B.元器件速度
    C.进位传递延迟
    D.各位加法器速度的不同

    答案：C
    解析：
    加法器是整个运算器的核心，提高加法器的运算速度最直接的方法就是多位并行加法。本题中4个选项均会对加法器的速度产生影响，但只有进位传递延迟对并行加法器的影响最为关键。

  • 第6题：

    为了运算器的高速性，采用了（）进位，（）乘除法，（）等并行技术措施。


    正确答案:先行；阵列；流水线

  • 第7题：

    加法器采用并行进位的目的是（）。

    • A、提高加法器的速度
    • B、快速传递进位信号
    • C、优化加法器结构
    • D、增强加法器功能

    正确答案:B

  • 第8题：

    半加法器和全加法器的区别是（）。

    • A、是否产生进位
    • B、是否处理以前的进位
    • C、是否产生和位
    • D、是否处理以前的和位

    正确答案:B

  • 第9题：

    并行加法器采用超前进位的目的是简化电路结构。


    正确答案:错误

  • 第10题：

    单选题
    4片74181 ALU和1片74182 CLA相配合，具有（）传递功能。
    A

     串行进位

    B

     组内并行进位，组间串行进位

    C

     组内串行进位，组间并行进位

    D

     组内、组间均为并行进位


    正确答案： C
    解析： 暂无解析

  • 第11题：

    单选题
    加法器采用并行进位的目的是（）。
    A

    提高加法器的速度

    B

    快速传递进位信号

    C

    优化加法器结构

    D

    增强加法器功能


    正确答案： D
    解析： 暂无解析

  • 第12题：

    单选题
    与4位串行进位加法器比较，使用超前进位全加器的目的是（）。
    A

    完成自动加法进位

    B

    完成4位加法

    C

    提高运算速度

    D

    完成4位串行加法


    正确答案： C
    解析： 暂无解析

  • 第13题：

    超前进位加法器比行波加器要简单()


    参考答案错误

  • 第14题：

    加法器有串行进位和()进位之分。


    参考答案：超前

  • 第15题：

    用8片741 81和2片74182DT。可组成( )。

    A．采用组内并行进位、组间串行进位结构的32位ALU

    B．采用二级先行进位结构的32位ALU

    C．采用组内先行进位、组间先行进位结构的16位ALU

    D．采用三级先行进位结构的32位ALU


    正确答案：B

  • 第16题：

    并行加法器中，每位全和的形成除与本位相加二数数值有关外，还与()。

    A.低位数值大小有关
    B.低位数的全和有关
    C.低位数值大小无关
    D.低位数送来的进位有关

    答案：D
    解析：
    并行加法器由若干个全加器组成，n+1个全价器级联组成了一个n+1位的并行加法器，每位全加器的进位输出是高一位全加器的进位输入，因此全加器的输入为本位相加两个数对应数值和低位全加器的进位输入。

  • 第17题：

    下列关于加法器的说法错误的是()。

    A.实现n位的串行加法器只需1位全加器
    B.实现n位的并行加法器需要n位全加器
    C.影响并行加法器速度的关键固素是加法器的位数的多少
    D.加法器是一种组合逻辑电路

    答案：C
    解析：
    n位的并行加法器有n位的全加器，可同时对数据的各位相加，但低位运算所产生的进位会影响高位的运算结果，所以并行加法器的运算时间主要由进位信号的传递时间决定，而不是加法器位数的多少，选C项。

  • 第18题：

    4片74181 ALU和1片74182 CLA相配合，具有（）传递功能。

    • A、 串行进位
    • B、 组内并行进位，组间串行进位
    • C、 组内串行进位，组间并行进位
    • D、 组内、组间均为并行进位

    正确答案:D

  • 第19题：

    乘法器的硬件结构通常采用（）

    • A、串行加法器和串行移位器
    • B、并行加法器和串行左移
    • C、并行加法器和串行右移
    • D、串行加法器和串行右移

    正确答案:C

  • 第20题：

    采用串行加法器比采用并行加法器的运算速度快。


    正确答案:错误

  • 第21题：

    与4位串行进位加法器比较，使用超前进位全加器的目的是（）。

    • A、完成自动加法进位
    • B、完成4位加法
    • C、提高运算速度
    • D、完成4位串行加法

    正确答案:C

  • 第22题：

    单选题
    A

    8位并行加法器

    B

    8位串行加法器

    C

    4位并行加法器

    D

    4位串行加法器


    正确答案： D
    解析：

  • 第23题：

    单选题
    加法器中进位产生函数是（）
    A

    Ai+Bi

    B

    Ai⊕Bi

    C

    Ai-Bi

    D

    AiBi


    正确答案： D
    解析： 暂无解析

  • 第24题：

    单选题
    半加法器和全加法器的区别是（）。
    A

    是否产生进位

    B

    是否处理以前的进位

    C

    是否产生和位

    D

    是否处理以前的和位


    正确答案： D
    解析： 暂无解析

相关内容