基于FPGA／CPLD的数字系统没计流程包括哪些步骤?

第1题：

8、FPGA / CPLD设计流程为：原理图/HDL文本输入→功能仿真→综合→适配→时序仿真→编程下载→硬件测试。

第2题：

FPGA是基于SRAM可编程技，CPLD是基于FLASH可编程技术，因此FPGA的配置速度比CPLD快。

第3题：

Quartus Ⅱ是Altera公司推出的EDA软件工具，该软件在实际应用开发方面的用途有（）

A．进行FPGA/CPLD的开发

B．与MATLAB和DSP Builder结合可以进行基于FPGA的DSP系统开发

C．与SOPC Builder结合，进行SOPC系统开发

第4题：

FPGA相比于CPLD，下列说法正确的是（）

A．FPGA的集成度相比CPLD更高。

B．FPGA相比于CPLD更适合完成复杂的时序逻辑设计。

C．FPGA相比于CPLD更适合完成组合逻辑设计。

D．FPGA的安全性更高。

第5题：

以下关于FPGA、CPLD描述错误的是？

A．CPLD是基于乘积项的可编程技术。

B．FPGA是复杂可编程逻辑器件的英文简称

C．FPGA是基于SRAM可编程技术，因此配置信息掉电后就没掉了。

D．FPGA的集成度比CPLD高。